來源：內容由半導體行業觀察（ID：icbank）編譯自semiwiki，謝謝。
在最近的 SPIE Advanced Lithography + Patterning Conference 上，來自 Intel 的 Mark Phillips 對 0.55 高數值孔徑極紫外光刻技術的引進現狀進行了有見地的更新。Mark 甚至斷言高 NA EUV 的開發進展將支持 2025 年的生產部署。本文總結了 Mark 演講的亮點，包括對 0.55NA 一代之後的預測。具有 13.5nm 波長源的高數值孔徑系統將提高亞 13nm 半間距曝光所需的分辨率，以及更大的圖像對比度以實現更好的印刷線均勻性。（光學系統的分辨率與 NA 成反比。）高 NA EUV 光刻的分辨率通常被稱為「13nm 到 8nm 半間距」。順便說一句，Mark 描述了 2025 年向生產高 NA 光刻的過渡，如下面的 ASML 工具路線圖所示。英特爾一直在積極與 ASML 合作，稍後將進行討論。然而，Mark 並未涵蓋 SemiWiki 閱讀通常感興趣的主題——例如，對 ASML 將發布的高 NA EX:5000 系統數量的預測、過渡到 0.55NA 的掩膜層數量等。（上圖中系統版本旁邊的腳註表明，初始晶圓每小時規格可能從 20mJ/cm**2 (250W) 開始，隨後擴展到 30mJ/cm**2 (500W)。）
馬克首先回顧了 0.33NA EUV 技術的介紹。他講述了 2014-2017 年第一代系統開發周期中實現目標源功率和可用性的困難。下圖描繪了 2014 年第四季度至 2015 年第一季度期間的系統正常運行時間（藍色）、停機時間（紅色）和 4 周滾動平均值（綠色）。晶圓成本評估反映了增加的工具成本、掩模成本和 0.33NA 過渡對吞吐量的影響。「193i 的間距分割光刻（多圖案）運行良好。」， Mark 指出。「與 EUV 過渡相結合所需的光刻基礎設施尚未完全可用。轉向 0.33NA EUV 的令人信服的原因是間距劃分對邊緣放置誤差(EPE) 的影響。 帶有間距劃分的疊加對齊複雜性顯着增加。」 下圖說明了 Mark 提到的掩模對齊依賴關係的示例，因為使用了越來越多的雙圖案掩模層。Mark 表示，從成本分析的角度來看，在解決用單個 0.55NA 掩模替換雙圖案 0.33NA 層時，與早期用單個 0.55NA 掩模替換 193i 掩模時的成本權衡相比，從0.33 NA過渡到 0.55NA EUV 會更容易，如下圖。（稍後將詳細介紹 0.55NA 的「half-field printing」。）EUV 光刻的討論往往集中在 ASML 掃描儀上——然而，有一組豐富而複雜的相互依賴的技術需要伴隨曝光系統的任何變化：劑量敏感性、粘度、塗層均勻性與厚度、可實現的分辨率以及對曝光時材料內光子/離子/電子相互作用的理解透射率、均勻性、與暴露於高能照明的兼容性、薄膜貼附後缺陷檢測Mark 稱讚了更大的光刻行業在所有這些領域取得的相應進展，並特別提到了檢測計量系統供應商。他說，「到 2019 年，所有 0.33NA EUV 的基礎設施系統都是『綠色』的，儘管薄膜的傳輸、均勻性和功率彈性仍需要改進。」ASML 的下圖說明了防護膜(pellicle)透光率與晶圓產量之間的直接關係，目標是在 2025 年實現「先進的防護膜材料」，提供 >94% 的透光率。然後，他回顧了 0.55NA 基礎架構的各個方面。「對下一代 EUV 掃描儀可用性的信心很高。這些系統利用了第一代 NX:3000 系列中的許多現有子系統」，Mark說。下圖顯示了高 NA EUV 系統的新子系統（紫色），以及從當前系列移植的子系統。「可以肯定的是，投影光學器件是一個關鍵的新模塊。蔡司和 ASML 之間的合作開發進展順利。」Mark說。（下一代系統中蔡司反射鏡的規格非常驚人。）至於必需的 EUV 光刻膠，Mark 表示化學放大光刻膠 (CAR) 和金屬氧化物光刻膠仍處於積極開發階段。「還有幾個優化參數仍在評估中，包括光刻膠類型、粘度、厚度和達到目標分辨率的能量劑量、顯影光刻膠輪廓和線邊緣均勻性。」, 馬克表示。下圖顯示了 0.55NA 光刻機實驗在 20nm 旋轉厚度下（使用 0.33NA 曝光）的 SEM 和原子力顯微鏡輪廓結果。Mark 指出，從 0.33NA 工藝步驟的約 37.5nm 光刻膠厚度到 0.55NA 更薄的層需要詳細注意抗蝕劑粘度和旋轉工藝步驟。（較薄的光刻膠在抗蝕劑高度與寬度方面保持 2:1 的縱橫比。請注意，對於較高 NA 光學系統，曝光的景深會降低，這是選擇抗蝕劑厚度時的另一個考慮因素。另請注意，較薄的光刻膠抗蝕劑導致 SEM 圖像收縮減少，需要持續開發以改進、高通量抗蝕劑計量。）0.55NA 系統採用了獨特的創新光路。光場數值孔徑的增加需要相應地改變掩模到硅片的曝光減少。投影光學系統利用各向異性縮小因子，即 x 維度縮小 4 倍，y 維度縮小 8 倍。（Mark 將這項創新的想法歸功於 ASML 和蔡司。）然而，如下圖所示，傳統的 6 英寸掩模尺寸不支持「全光罩」26mm X 33mm 視場——8X demag y 範圍超過面罩高度。因此，每個高 NA EUV 層將有一個雙「半場」掩模曝光序列。Mark 表示 0.55NA EUV 掩模基礎設施的其餘部分將充分利用為 0.33NA 開發的現有技術。如下圖所示，在生產路徑中沒有「展示障礙」。順便說一句，Mark 說：「與過渡到（環柵）RibbonFET 器件相關的計量挑戰遠遠超過了與高 NA EUV 掩模檢查和測量相關的挑戰。」在 SPIE 高級光刻會議上的另一次演講中，ASML 和 imec 表示他們正在荷蘭 Veldhoven 建立一個高 NA EUV 系統原型設施，將於 2023 年上線。該實驗室將允許進一步開發抗蝕劑和實驗室合作夥伴的方法流程。Mark 表示：「英特爾將繼續與 ASML 密切合作，與該實驗室的高 NA 研究人員合作。我們預計 2023 年底或 2024 年初在俄勒岡州安裝試點工具系統，並於 2025 年投入生產。」Mark以對未來高數值孔徑發展的簡短討論結束了他的演講，以獲得更大的解決方案。（有人可能會爭辯說摩爾定律的經濟性質受到了脅迫，但肯定不是光刻特性。）非整數掩模縮小光路（例如，y 維度上為 7.5X，x 維度上為 5X）Mark 說：「我們需要一種熱膨脹率極低的材料 (LTEM) 來製造掩模坯。我們將需要更好的吸收器。而且，我們將需要一個新的『標準』掩膜尺寸。」下圖顯示了如何應用 300 毫米圓形（775 微米厚的基板）。「使用 300 毫米圓形掩膜將利用大量現有子系統經驗來處理這些尺寸。」，Mark建議。英特爾正與 ASML 合作，在 2024 年實現早期高 NA 系統可用性，生產日期目標為 2025 年。由於重用掃描儀的 0.33NA 經驗的顯著影響，這些日期的置信度相對較高子系統對掩模計量和檢測技術的重大成就。Mark表示，儘管在選擇用於高 NA 曝光的光刻膠和薄膜方面仍有重大進展，但新掃描儀中的光學系統是關鍵路徑——「應該如此」。採用 0.55NA 光刻技術將實現亞 13nm 半間距關鍵尺寸，與英特爾超越 18A 節點的工藝路線圖一致。★ 點擊文末【閱讀原文】，可查看本文原文鏈接！
*免責聲明：本文由作者原創。文章內容系作者個人觀點，半導體行業觀察轉載僅為了傳達一種不同的觀點，不代表半導體行業觀察對該觀點讚同或支持，如果有任何異議，歡迎聯繫半導體行業觀察。
今天是《半導體行業觀察》為您分享的第3057內容，歡迎關注。
★芯片，全面走向3D
★西線無戰事，碳化硅五巨頭的硝煙
★下一代EUV光刻機，萬事俱備？
『半導體第一垂直媒體』
實時 專業 原創 深度
識別二維碼，回復下方關鍵詞，閱讀更多
晶圓｜集成電路｜設備｜汽車芯片｜存儲｜台積電｜AI｜封裝
回復 投稿，看《如何成為「半導體行業觀察」的一員 》
回復 搜索，還能輕鬆找到其他你感興趣的文章！
留言列表