半導體行業觀察 - 「這可能是摩爾定律最後一個節點」－鑽石舞台

來源：內容由半導體行業觀察（ID：icbank）編譯自IEEE，謝謝。

幾十年來，硅晶體管變得越來越小，但它們正迅速接近無法再縮小柵極長度的點——即電流必須在這些器件中傳播多遠。現在，通過使用原子級薄材料，中國科學家創造了一種晶體管，其柵極長度創紀錄——只有大約三分之一納米寬，只有單層碳原子那麼厚，從而揭示了究竟要小得多——如果有的話——晶體管可能會得到。

在所有晶體管中，電流從源極流向漏極，並且該流由柵極控制，柵極根據施加的電壓打開和關閉。柵極的長度是晶體管大小的關鍵標誌。

自從 1950 年代第一塊集成電路建成以來，硅晶體管已經按照摩爾定律縮小，有助於將更多此類設備封裝到微芯片上以提高其計算能力。然而，當涉及到柵極尺寸時，晶體管現在正接近其理論極限。在大約 5 納米以下，由於稱為隧道效應的量子力學效應，硅不再能夠控制電子從源極到漏極的流動。

最近，科學家們開始探索用於下一代電子產品的二維材料，包括由單層碳原子組成的石墨烯和由夾在兩層硫原子之間的一層鉬原子組成的二硫化鉬。例如，在2016 年，科學家們使用碳納米管和二硫化鉬製造了一個柵極長度僅為 1 nm 的晶體管。

現在，中國科學家利用石墨烯和二硫化鉬的垂直方向，創造了一種柵極長度僅為 0.34 nm 的晶體管。「我們已經實現了世界上最小的柵極長度晶體管，」該研究的資深作者、北京清華大學電氣工程師任天令說。

要設想新設備，請想象樓梯間的兩個步驟。較高台階的頂部是源極，較低台階的頂部是漏極，兩者均由鈦鈀金屬觸點製成。樓梯間的表面作為連接源極和漏極的電通道，由單層二硫化鉬製成。在該表面之下是一層薄薄的電絕緣二氧化鉿。

在更高的台階內部是一個多層的三明治。底層是一片石墨烯，由單層碳原子組成。在它的頂部是一塊覆蓋着氧化鋁的鋁塊，它使石墨烯和二硫化鉬在很大程度上分離，除了在較高台階的垂直側有一個薄薄的間隙。較高和較低的台階都位於 5 厘米硅片上的二氧化硅層上。

當柵極設置為導通狀態時——因此電流基本上可以從源極通過石墨烯流向漏極——柵極實際上只有 0.34 納米寬，與石墨烯層的寬度相同。

「在未來，人們幾乎不可能製造小於 0.34 nm 的柵極長度，」任指出。「這可能是摩爾定律的最後一個節點。」

2021 年，另一個小組報告了一種使用二硫化鉬製成的垂直晶體管，其導通狀態下的柵極長度為0.65 nm。紐約州立大學布法羅分校的納米電子學科學家李華敏（音譯）說，這項新工作將門的縮放限制進一步推到「僅是單層碳原子的厚度」，他沒有參與這項研究。「在相當長的一段時間內很難打破這個記錄。」

在晶體管中，當施加電場時，柵極開啟和關閉狀態的長度通常不同，但這種效應在更大的範圍內通常並不顯着。在這個新器件中，當向柵極施加電壓以將其切換到關閉狀態時，這使得柵極的有效長度為 4.54 納米，這一差異可以證明是一種優勢。

「在關斷狀態下具有更高電阻的更長通道將有助於防止泄漏電流，」李說。「相比之下，較短的溝道長度和較低的導通狀態電阻將提高導通電流密度。」

未來，研究人員計劃用他們的新晶體管創建更大規模的電路。「下一個目標是製造 1 位 CPU，」任說。他指出，一個可能的挑戰是製造更高質量、更大面積的二硫化鉬，以及該材料目前的高成本。

總而言之，「隨着FinFET技術的發展，這項原型工作是探索晶體管垂直架構的新嘗試，」李說。「希望它能激發更多創意，充分探索二維材料的潛力，並將摩爾定律延伸到高性能節能納米電子學。」

清華大學團隊首次實現了具有亞1nm柵極長度的晶體管

近日，清華大學集成電路學院任天令教授團隊在小尺寸晶體管研究方面取得重大突破，首次實現了具有亞1納米柵極長度的晶體管，並具有良好的電學性能。

圖1 亞1納米柵長晶體管結構示意圖

晶體管作為芯片的核心元器件，更小的柵極尺寸能讓芯片上集成更多的晶體管，並帶來性能的提升。Intel公司創始人之一的戈登·摩爾（Gordon Moore）在1965提出：「集成電路芯片上可容納的晶體管數目，每隔18-24個月便會增加一倍，微處理器的性能提高一倍，或價格下降一半。」這在集成電路領域被稱為「摩爾定律」。過去幾十年晶體管的柵極尺寸在摩爾定律的推動下不斷微縮，然而近年來，隨着晶體管的物理尺寸進入納米尺度，造成電子遷移率降低、漏電流增大、靜態功耗增大等短溝道效應越來越嚴重，這使得新結構和新材料的開發迫在眉睫。根據信息資源詞典系統（IRDS2021）報道，目前主流工業界晶體管的柵極尺寸在12nm以上，如何促進晶體管關鍵尺寸的進一步微縮，引起了業界研究人員的廣泛關注。

圖2 隨着摩爾定律的發展，晶體管柵長逐步微縮，本工作實現了亞1納米柵長的晶體管

學術界在極短柵長晶體管方面做出了探索。2012年，日本產業技術綜合研究所在國際電子器件大會（IEDM）報道了基於絕緣襯底上硅實現V形的平面無結型硅基晶體管，等效的物理柵長僅為3納米。2016年，美國的勞倫斯伯克利國家實驗室和斯坦福大學在《科學》（Science）期刊報道了基於金屬性碳納米管材料實現了物理柵長為1納米的平面硫化鉬晶體管。為進一步突破1納米以下柵長晶體管的瓶頸，本研究團隊巧妙利用石墨烯薄膜超薄的單原子層厚度和優異的導電性能作為柵極，通過石墨烯側向電場來控制垂直的MoS2溝道的開關，從而實現等效的物理柵長為0.34nm。通過在石墨烯表面沉積金屬鋁並自然氧化的方式，完成了對石墨烯垂直方向電場的屏蔽。再使用原子層沉積的二氧化鉿作為柵極介質、化學氣相沉積的單層二維二硫化鉬薄膜作為溝道。具體器件結構、工藝流程、完成實物圖如下所示：

圖3 亞1納米柵長晶體管器件工藝流程，示意圖，表徵圖以及實物圖

研究發現，由於單層二維二硫化鉬薄膜相較於體硅材料具有更大的有效電子質量和更低的介電常數，在超窄亞1納米物理柵長控制下，晶體管能有效的開啟、關閉，其關態電流在pA量級，開關比可達105，亞閾值擺幅約117mV/dec。大量、多組實驗測試數據結果也驗證了該結構下的大規模應用潛力。基於工藝計算機輔助設計（TCAD）的仿真結果進一步表明了石墨烯邊緣電場對垂直二硫化鉬溝道的有效調控，預測了在同時縮短溝道長度條件下，晶體管的電學性能情況。這項工作推動了摩爾定律進一步發展到亞1納米級別，同時為二維薄膜在未來集成電路的應用提供了參考依據。

圖4 統計目前工業界和學術界晶體管柵極長度微縮的發展情況，本工作率先達到了亞1納米

上述相關成果以「具有亞1納米柵極長度的垂直硫化鉬晶體管」（Vertical MoS2transistors with sub-1-nm gate lengths）為題，於3月10日在線發表在國際頂級學術期刊《自然》（Nature）上。論文通訊作者為清華大學集成電路學院任天令教授和田禾副教授，清華大學集成電路學院2018級博士生吳凡、田禾副教授、2019級博士生瀋陽為共同第一作者，其他參加研究的作者包括清華大學集成電路學院2020級碩士生侯展、2018級碩士生任傑、2022級博士生苟廣洋、楊軼副教授和華東師範大學通信與電子工程學院孫亞賓副教授。

任天令教授團隊長期致力於二維材料器件技術研究，從材料、器件結構、工藝、系統集成等多層次實現創新突破，先後在《自然》（Nature）、《自然·電子》（Nature Electronics）、《自然·通訊》（Nature Communications）等知名期刊以及國際電子器件會議（IEDM）等領域內頂級國際學術會議上發表多篇論文。清華大學的研究人員得到了國家自然科學基金委、科技部重點研發計劃、北京市自然基金委、北京信息科學與技術國家研究中心等的支持。

★ 點擊文末【閱讀原文】，可查看本篇論文！

*免責聲明：本文由作者原創。文章內容系作者個人觀點，半導體行業觀察轉載僅為了傳達一種不同的觀點，不代表半導體行業觀察對該觀點讚同或支持，如果有任何異議，歡迎聯繫半導體行業觀察。

今天是《半導體行業觀察》為您分享的第2979內容，歡迎關注。

鑽石舞台

鑽石鑽石亮晶晶

半導體行業觀察 - 「這可能是摩爾定律最後一個節點」

歷史上的今天

留言列表

文章搜尋

最新文章

熱門文章

誰來我家

參觀人氣