來源：內容由導體行業觀察（ID：icbank）編譯自tomshardware，謝謝。
作為韓國最大的垂直整合財閥（由韓國個人或家庭經營和控制的大型工業集團）之一，三星可以在其半導體業務上投入比幾乎任何其他公司更多的資金，並領先於其他所有人採用領先的工藝技術。但這並不意味着三星是生產邏輯芯片或內存的技術領導者。事實上，在性能和成本方面，它落後於台積電、英特爾和美光。三星在 2017-2020 年期間花費 了 932 億美元 用於擴大其內存和代工部門的半導體產能，超過了英特爾和台積電的投資。此外，該公司還斥資數十億美元研究和開發新的工藝技術。由於極端支出，三星代工和三星半導體在 2018 年率先採用極紫外 (EUV) 光刻技術進行邏輯生產，並在 2021 年率先採用 DRAM 生產。但使用最新的光刻工具並不意味着該公司的代工、內存和芯片開發業務一定會蓬勃發展。事實上，據DigiTimes報道，三星 DRAM 工程師在一篇博文中表示，該公司備受爭議的企業文化可能是其半導體業務近年來面臨困境的一個原因 。EUV 光刻旨在減少多重圖案化、提高良率、縮短周期時間，同時最終提高性能並降低成本。但三星 Foundry 的 7LPP、5LPE 和 5LPP 製造技術未能獲得更多客戶。該公司唯一的大 EUV 勝利是來自高通的訂單。相比之下，英偉達只使用了三星的 8LPP 節點，這是一種高度先進的 10nm 級技術，僅使用深紫外 (DUV) 光刻技術。在過去一年左右的時間裡，有傳言稱三星的 4nm 良率很低，並且節點沒有達到預期。與其他半導體合同製造商一樣，三星代工廠不對良率發表評論，在某種程度上，因為這是其自身及其客戶的商業機密。當高通將其 Snapdragon 8 Gen 1 SoC 的生產從三星代工廠的 4 納米級技術（4LPE 或 4LPP）轉移到台積電的 N4 節點之一時，它可以增加時鐘並同時降低功耗（即顯着提高性能每瓦），這表明至少從每瓦性能的角度來看，4LPE/4LPP 的競爭力明顯低於其直接競爭對手。早在 4 月，三星 LSI 部門營銷主管就預先宣布了旗艦 SoC 的良率改進，這是有關三星代工廠領先良率不足的間接確認之一。「在第二季度，我們預計我們的 SoC 供應將顯着增長，這主要得益於旗艦 SoC 良率的提高以及我們陣容中中端產品的增加，」Kenny Han（通過 Seeking Alpha）表示。最近幾周有傳言稱，使用三星代工的 3GAE 節點（3nm 級，環柵晶體管，早期）製造的芯片良率也沒有達到預期，但考慮到該公司的「早期」節點通常幾乎被使用由該公司的 LSI 部門獨家提供，後者幾乎不與第三方分享所有細節，即使是非正式的，我們也不知道如何驗證謠言。三星官方只表示，它已經實施了一個新流程，以從其 3nm 級節點開始加快產品交付時間。「我們已經從 3nm 改進了節點開發系統，」三星的一位代表說。「實際上，我們現在對每個開發階段都進行了驗證。這將有助於我們減少後期的產量提升期，提高我們的盈利能力，並確保更穩定的供應。」鑑於半導體公司善於保守秘密（三星可能比許多其他公司更保密），我們只能想知道三星代工據稱良率低的原因。通常，公司在設定過於雄心勃勃或過於平庸的目標時都會失敗。憑藉三星 Foundry 的 7nm 和更先進的節點，該公司押注於 EUV 的使用，並在 2018 年部署它，它必須引入許多專有技術和生產方法（例如，在光掩模上不使用薄膜，這可能具有對產量的影響）。相比之下，台積電在 2018 年並未將 EUV 工具用於其 N7 節點，僅在原始工藝的問題得到解決或至少確定以及 EUV 工具成熟後，才在 2019 年為其後續的 N7+ 技術提供 EUV 層。台積電以其相當保守的工藝技術開發方法以及新工具的使用而聞名，這為其客戶提供了很多可預測性。可預測的優勢（即使它們並不顯着）以及可預測的高良率可能是台積電從蘋果和 AMD 等技術巨頭那裡獲得訂單的原因，這些巨頭在採用新工藝技術時採取了不同的策略。但三星的代工部門並不是唯一在 EUV 上下大賭注的業務部門。三星半導體於 2020 年初向其客戶交付了使用其 D1x（一種 EUV 增強工藝）製造的第一批測試 DRAM 芯片，但該技術尚未用於大批量製造。相反，三星的 DRAM 業務部門於2021 年 10 月下旬開始出貨使用其 D1a 節點（使用 EUV 工具進行五層）製造的內存芯片 。三星的 D1a 是該公司的第 4 代 10nm 級 DRAM 節點，也稱為 13nm。該節點的開發花費了該公司相當長的時間，使其落後於美光（該公司於 2021 年 6 月開始出貨基於 1a 的 DRAM IC）和 SK 海力士（該公司於2021 年 7 月開始生產 1a DRAM ）。據媒體報道，美光打算將其 1a 製造技術（根本不使用 EUV）用於其出貨的所有類型的 DRAM，並且已經廣泛部署了該節點。結果，美光不僅在 1a 工藝上擊敗了三星，而且在採用的速度上也將其甩在了後面。因此，美光的內存製造成本更低，這對於在物理上大於相同容量且在相同節點上生產的 DDR4 芯片的 DDR5 IC 而言尤其有利。隨着時間的推移，三星可能會因其在基於 EUV 的 DRAM 工藝技術方面的豐富經驗而重新獲得領導地位，但目前該公司似乎並未處於領先地位。有趣的是，美光認為 EUV 工具的使用是不利的，因為 EUV 掃描儀的成本、EUV 設備的有限生產力、不完美的臨界尺寸 (CD) 均勻性以及更長的周期時間。據DigiTimes 援引工程師的報道稱，為了超越競爭對手，三星打算跳過 1b 工藝技術，轉而專注於 1c（11nm） 。該信息在 4月份被否認，但計劃往往會發生變化。「我認為公平地說，我們的 12nm 開發計劃正在穩步進行，後續節點也將根據我們的中長期技術路線圖進行開發，」三星一位代表表示。但三星相對於美光、SK 海力士和台積電具有優勢。它銷售的不僅僅是存儲芯片和半導體製造服務。它銷售各種消費電子產品，包括單價超過 1,000 美元的智能手機或價格明顯更高的電視機。因此，即使它的良率不高，成本也不低，三星仍然保持盈利。但平庸的節點和良率的問題在於，它們會影響三星自己的系統級芯片 (SoC) 的性能和能力，這可能無法達到預期。這就是 Exynos 2200 發生的情況，它並不比使用相同工藝技術製造的高通公司的 Snadragon 8 Gen 1 快。雖然三星可以在其半導體業務上花費巨資，但這並不能保證它的成功。在過去的幾年裡，我們看到了各種直接和間接的證據表明該公司的半導體業務正在苦苦掙扎。三星代工的代工業務增長速度不及競爭對手，而其節點也未能達到預期。三星半導體的 1a DRAM 製造工藝落後於競爭對手幾個月，而三星 LSI 旗艦 SoC 的性能與其競爭對手相比較低。與其他大公司一樣，三星非常不錯，擁有足夠的財務、智力和技術資源來應對大量挑戰。唯一的問題是何時發生這種情況以及公司當前的管理層是否能夠勝任這項任務。★ 點擊文末【閱讀原文】，可查看本文原文鏈接！
*免責聲明：本文由作者原創。文章內容系作者個人觀點，半導體行業觀察轉載僅為了傳達一種不同的觀點，不代表半導體行業觀察對該觀點讚同或支持，如果有任何異議，歡迎聯繫半導體行業觀察。
今天是《半導體行業觀察》為您分享的第3065內容，歡迎關注。
★Top 5設備廠商：訂單飽滿，芯荒難緩
★國產MCU，別無選擇！
★FPGA的未來發展猜想
『半導體第一垂直媒體』
實時 專業 原創 深度
識別二維碼，回復下方關鍵詞，閱讀更多
晶圓｜集成電路｜設備｜汽車芯片｜存儲｜台積電｜AI｜封裝
回復 投稿，看《如何成為「半導體行業觀察」的一員 》
回復 搜索，還能輕鬆找到其他你感興趣的文章！
留言列表