鑽石舞台

晶圓代工廠聯電今天宣布，與美商Avalanche Technology合作推出22納米自旋轉移矩磁性存儲器（STT-MRAM），將應用於航天等領域。

聯電前瞻發展辦公室暨研究發展副總經理洪圭鈞表示，與Avalanche Technology合作將獨立的存儲器解決方案投入生產，將有助於MRAM解決方案商業化，滿足市場對持久性存儲器不斷提升的需求。

Avalanche Technology商務發展副總經理薩布爾（Danny Sabour）說，因為現今無所不在的感測裝置以及日益升高的資料處理需求，推升了對耐磨損、高持久性存儲器的需求，Avalanche Technology將加快啟動提高16Gb單芯片解決方案的開發工作。Avalanche Technology是下一代垂直式自旋磁性存儲器技術的領導者，已有超過300項專利和應用的組合，可應用於工業、物聯網、航天等領域。

在2018年時，聯電就與Avalanche Technology 宣布建立合作夥伴關係，共同開發和生產 MRAM，以取代嵌入式閃存。

根據協議條款，聯華電子將提供基於聯華電子 28nm CMOS 製造工藝的嵌入式非易失性 MRAM 塊。這將使客戶能夠將低延遲、非常高性能和低功耗的嵌入式 MRAM 內存塊集成到 MCU 和 SoC 中，以物聯網 (IoT)、可穿戴、消費、工業和汽車電子市場為目標。

兩家公司還將合作擴大到 28nm 以外，因為 Avalanche 的 CMOS 兼容性和對先進工藝節點的可擴展性能夠將統一存儲器（非易失性和 SRAM）塊集成到下一代高度集成的 MCU 和 SoC 中。這使系統設計人員無需重新設計即可維護相同的架構和軟件生態系統。

什麼是STT-MRAM？

STT-MRAM是指採用自旋注入磁化反轉（spin transfer torque：STT）數據擦寫技術的磁存儲器（MRAM）。這種存儲器具有非易失性、運行速度快、擦寫次數無限制等半導體存儲器的理想性能。

STT-MRAM備受期待的應用是，通過替代電子設備的主存儲器及緩存所使用的DRAM及SRAM，使其具備非易失性，以大幅降低功耗。這種存儲器也許會改變「存儲器（硬盤及NAND閃存）為非易失性、更高層級的內存（DRAM及SRAM）為易失性」的傳統計算機架構。

傳統型MRAM方面，美國飛思卡爾半導體（Freescale Semiconductor）已於2006年開始量產，並使其在工業設備上達到實用水平。但這種存儲器存在很難通過微細化來實現大容量化的課題。原因是採用了向數據寫入線通入電流並利用在其周圍產生的磁場來進行數據擦寫的方式。這種方式因為越實現微細化，數據擦寫所需要的電流就會越大，所以無法縮小提供擦寫電流的晶體管的尺寸。這成了實現微細化的瓶頸。

STT-MRAM存儲芯片器件原理圖

STT-MRAM則利用向名為MTJ（magnetoresistive tunnel junction，磁阻隧道結）的存儲元件通入的電流來擦寫數據。利用了在電子自旋的力矩作用下使MTJ的磁化方向發生反轉的工作原理。這種方式的優勢在於微細化程度越高，擦寫所需要的電流越小。因此，容易通過微細化來實現大容量化，有望達到Gbit級存儲容量。不過，這種存儲器也存在需要克服的課題，比如元件的特性偏差會隨着微細化程度的提高而增大。

其實，STT-MRAM已經開始實現商用化。飛思卡爾的MRAM部門獨立出來後成立的美國Everspin Technologies就已經向市場投放了這種產品。但目前容量只有64Mbit，要擴大市場，需要實現大容量化。

2017年，我國北京航空航天大學與中國科學院微電子研究所聯合成功製備國內首個80納米STT-MRAM器件。

中國科學院微電子所集成電路先導工藝研發中心研究員趙超與北京航空航天大學教授趙巍勝的聯合團隊通過3年的攻關，在STT-MRAM關鍵工藝技術研究上實現了重要突破，在國內首次採用可兼容CMOS工藝成功製備出直徑80nm的磁隧道結，器件性能良好，其中器件核心參數包括隧穿磁阻效應達到92%，可實現純電流翻轉且電流密度達到國際領先水平。

2020年，中科院微電子聯合北京航空航天大學趙巍勝教授團隊以及江蘇魯汶儀器有限公司，基於8英寸CMOS先導工藝研發線，自主研發原子層級磁性薄膜沉積、深紫外曝光、原子層級隧道結刻蝕以及金屬互連等關鍵工藝模塊，在國內首次實現了晶圓級亞百納米STT-MRAM非易失性存儲器件製備，為新型定製化STT-MRAM非易失性存儲器的研製奠定了基礎。

針對STT-MRAM存儲器集成工藝中磁性薄膜沉積和刻蝕技術兩大關鍵工藝模塊研發了原子層級磁性薄膜沉積工藝並創新性地提出基於SiNx的類側牆轉移隧道結刻蝕方法，有效抑制了刻蝕過程中反濺金屬沉積導致的MgO側壁短路問題。

此外採用Ta/Ru/Ta的複合硬掩模結構，不僅有效改善了隧道結的刻蝕陡直度，還結合Trimming工藝將隧道結尺寸減小至100nm以下，一定程度上解決了漏磁場干擾問題。據了解目前組已全線打通8英寸晶圓級STT-MRAM集成工藝，實現了晶圓級STT-MRAM的存儲器件製備。

*聲明：本文系原作者創作。文章內容系其個人觀點，我方轉載僅為分享與討論，不代表我方贊成或認同，如有異議，請聯繫後台。