鑽石舞台

本文由半導體產業縱橫（ID:ICVIEWS）編譯自IEEE Spectrum

數百萬個晶體管意味着，兩年半的大部分開發時間都花在了電路設計上。

從數字手錶到數據中心，熱量已成為各種形式的半導體的主要關注點，並且在熱量特別難以消散的高級節點和高級封裝中，它正成為一個更大的問題。

1989 年 2 月 27 日在舊金山，位於加利福尼亞州聖克拉拉市的英特爾公司推出了有史以來第一個擁有 100 萬個晶體管的微處理器，震驚了高科技世界，這也是該公司第一次使用精簡指令集的此類芯片。

僅晶體管的數量就標誌着一個巨大的飛躍：英特爾之前的微處理器 80386 只有 275000 個晶體管。英特爾進軍精簡指令集計算 (RISC)市場令人震驚，部分原因是它打破了英特爾與早期處理器兼容的傳統。尤其在經過三年的精心開發後，這款芯片完全出乎意料。現在指定為 i860，它於 1986 年和 80486 幾乎同時進入開發階段，80486 是英特爾備受推崇的 80286 和 80386 的後續產品。這兩種芯片的面積大致相同，使用的是當時該公司位於俄勒岡州希爾斯伯勒的系統生產和製造廠正在開發的相同的1微米CMOS技術。但隨着i860（當時代號為N10）的出現，該公司計劃進行一場革命。

這場革命擺脫了與 80X86 處理器系列兼容性的限制，隱秘的 N10 計劃是從一張幾乎空白的紙開始的。但是這張紙不會長時間保持空白。

一個人堅強的奮鬥

該項目的首席架構師 Leslie Kohn 已經贏得了 RISC 先生的綽號。自 1982 年加入英特爾以來，他一直希望開始設計 RISC 微處理器。之後他嘗試進行了一次近 18 個月的開發，但當時的硅技術不允許在一個芯片上擁有更多的晶體管來獲得所需的性能。當英特爾決定不投資該特定工藝技術時，這次嘗試就流產了。

英特爾聖克拉拉微機部副總裁兼總經理 Jean-Claude Cornet 將 N10 視為服務於高性能微處理器市場的機會。他預測，該芯片將超越實用的微處理器系列，成為高級工程和科學研究領域的設備。

「我們都是工程師，」Cornet 告訴IEEE Spectrum，「這是我們最熟悉的需求類型：用於計算機輔助設計的計算密集型、仿真密集型系統。」

與超級計算機、圖形工作站和小型計算機行業潛在客戶的討論中對芯片提出了新的要求。超級計算機製造商想要一個能夠處理向量的浮點單元，並強調避免性能瓶頸，這一需求導致整個芯片被設計為 64 位架構，由 100 萬個晶體管實現。圖形工作站供應商則敦促英特爾設計人員在整數性能與浮點性能之間取得平衡，並使芯片能夠生成 3D 圖形。小型機製造商想要提高速度，並確認 RISC 是實現高性能的唯一途徑；他們還強調了數據庫應用程序所需的高吞吐量。

英特爾團隊還推測其競爭對手，例如 MIPS Computer Systems、Sun Micro Systems、和摩托羅拉公司都在做什麼。工程師們知道他們的芯片不會是市場上第一個採用 RISC 架構的芯片，但 64 位技術意味着他們將超越競爭對手的 32 位設計。他們也已經在計劃更全面定義的架構，在一個芯片上具有內存管理、緩存、浮點和其他功能，如果正如他們預設的競爭對手的晶體管預算更小，那他們達到這種多功能性是不可能的。

最終決定權在於公司組件技術與開發集團副總裁兼總經理 Albert YC Yu。幾年來，Yu 一直被 Kohn 構建超高速 RISC 微處理器的熱情所吸引，但他覺得英特爾缺乏資源來投資這樣一個項目。Yu 告訴 Spectrum，由於這個非常新穎的想法來自工程組，所以英特爾的高管猶豫不決。然而到了 1985 年底，他認為儘管有一些不確定性，但 RISC 芯片的時代已經到來。「這很大程度上取決於直覺，」他說。「我會在這些事情上冒險。」

1986 年 1 月，做出決定的那一刻，熱火朝天。英特爾的 RISC 芯片必須在競爭格局穩定之前進入市場，並且隨着該項目與 486 設計一起啟動，這兩個團隊可能不得不同時爭奪計算機和人員。Kohn 通過確保 N10 的努力始終領先於 486 解決了這一衝突。為了減少官僚主義和溝通開銷，他確定 N10 計劃團隊將擁有儘可能少的工程師。

人員配備

Yu批准該項目後，希爾斯伯勒工廠的工程師 Sai Wai Fu 立即搬到了聖克拉拉，並加入了 Kohn ，擔任團隊的聯合經理。Fu 和 Kohn 在帕薩迪納的加州理工學院學生時就認識了，在英特爾重聚，並在 Kohn 早期的 RISC 嘗試中一起工作。Fu先生渴望再有一次機會，於是接手了招聘工作，爭先恐後地組建了一批兼容的有才華的工程師。他強調了打破百萬晶體管壁壘的興奮感，還闡述了自己的管理理念：通過挑戰工程師專業領域之外的人來拓寬工程師的視野。

「這很冒險，」他說，「但更具挑戰性。」

設計工程師 Hon P. Sit 也選擇了 N10 而不是 486，因為他說：「使用 486，我將致力於控制邏輯，我知道如何去做，我以前做過。但N10 需要人來研究浮點單元，而我對浮點的了解很少，所以我有興趣學習。」

除了吸引更多人才，N10 小組還從英特爾的技術開發小組中招募了三名內存設計專家，這很重要，因為需要大量的片上內存。最後，Kohn 和 Fu 聘請了一些剛從大學畢業的工程師。工程師的數量增長到 20 人，比他們最初認為需要的人數多 8 人，但這還不到 486 團隊人數的三分之二。

把它寫在紙上

在 1986 年初的幾個月里，當他沒有與英特爾的律師就 NEC 版權訴訟（英特爾起訴 NEC 聲稱侵犯其 8086 微代碼的版權）聯繫在一起時，Kohn 改進了他關於N10將包含哪些內容以及如何將所有內容結合在一起的想法。他諮詢過的人中有Crawford.。

「N10 和 486 預計都將超過 400 mils，我對尺寸有點壓力，」 Crawford說。「但是 Kohn說，『因為我們現在沒有足夠的功能。所以我們應該瞄準 450 mils，並認識到這些東西幾乎不會縮水。'」

他們意識到，芯片的側面可能會大於 450 mils，實際的 i860 尺寸為 396 x 602 mils。

Kohn 首先要求具有快速整數性能、用於指令和數據的大型緩存以及用於快速浮點計算的專用電路的 RISC 內核。大多數微處理器需要 5 到 10 個時鐘周期來執行浮點運算，Kohn 的目標是通過流水線將其縮短到一個周期。他還想要一個整體的64位數據總線，但在數據緩存和浮點部分之間使用128位總線，這樣浮點部分在訪問數據時就不會遇到瓶頸。就像超級計算機一樣，芯片必須執行向量運算，以及並行執行不同的指令。

英特爾 100 萬晶體管精簡指令集計算微處理器的首席架構師 Leslie Kohn [左] 和項目經理 Sai-Wai Fu 共同管理芯片的開發。被稱為 N10 項目的芯片設計工作於 1986 年 1 月開始。第一批晶圓於去年 9 月下線，作為 i860，該芯片於1989 年 2 月 27 日正式發布。

那年 4 月初，Fu先生拿了一支鉛筆和一張 8.5x 11 英寸的紙，草擬了一個芯片的設計方案，分為八個部分：RISC 整數內核、分頁單元、指令緩存、數據緩存、浮點加法器、浮點乘法器、浮點寄存器和總線控制器。在他畫的過程中，他做了一些選擇：例如，緩存區的行大小為 32 字節。（一行，無論長度如何，都是一組內存單元，是可以在高速緩存和主內存之間來回移動的最小內存單元。）雖然較小的線路尺寸會稍微提高性能，但它會迫使緩存成不同的形狀，使其在芯片上的定位更加困難。「所以我選擇了我們可以擁有的最小線條尺寸，這樣就仍然具有統一的形狀，」Fu說。

他的草圖還有效地摒棄了 Kohn 的一個想法：設計一個四路組相聯。但當他制定計劃時，Fu意識到四分法是行不通的。有了兩個分區，數據可以從緩存以直線方式流向浮點單元。使用四向並行性，數百根電線將不得不彎曲。「由於物理布局的原因，整個事情都會崩潰，」 Fu說。他看到，放棄四路拆分只需要 5% 的性能成本，因此雙路緩存贏得了勝利。

有一天，在設計過程接近尾聲時，一位工程師抱歉地說：「我沒有正確地加起來。我錯過了 250 miles。（這是一個簡單的添加錯誤），但這不是你可以輕易解決的問題，」 Fu說。「你必須為 250 miles找到空間，儘管我們知道因為我們正在推動工藝技術的極限，在這裡或那裡增加 100 miles可能會降低良率。」

他說：「我們嘗試了所有能想到的辦法來彌補，但最終我們不得不擴大芯片。」

N10 項目的聯合負責人 Sai-Wai Fu 在 1986 年初為微處理器勾勒出第一個計劃。他將芯片分為八個模塊：精簡指令集計算機 (RISC) 內核、分頁單元、指令緩存、數據緩存、浮點寄存器、浮點加法器、浮點乘法器和時鐘。（三維圖形單元是事後才想到的。）Fu留下了一點空白，他確信最終會被填滿。

由於 Fu 的草圖將芯片劃分為八個塊，因此他和 Kohn 將他們的團隊分成八組，每組 2 名或 3 名工程師，具體取決於塊的複雜性。這些小組開始研究邏輯仿真和電路設計，而 Kohn 繼續充實架構。

「你不能在這樣的項目上以自上而下的方式工作，」Kohn 說。「你得從幾個不同的層次開始，並行工作。」

Fu說：「如果你想突破一項技術的極限，你必須對所有事情進行自上而下、自下而上和由內而外的迭代。」

功率預算起初引起了廣泛的關注。Kohn 和 Fu 估計該芯片在 33 兆赫茲時應耗散 4 瓦。

Fu在團隊之間分配了功率預算，這裡分配半瓦，那裡分配一瓦。「我告訴他們走開，做你的設計，然後如果你超出預算，再回來告訴我。」

設計人員發現，芯片上的一個存儲單元可以驅動一條電容為 1 到 2 皮法的長傳輸線。當它到達目的地時，信號非常微弱，需要放大。高速緩存需要大約 500 個放大器，大約是內存芯片的 10 倍。與大多數隻讀存儲器一樣，這些放大器的設計將消耗 2.5 瓦——超過芯片功率預算的一半。使用從只讀存儲器技術中借鑑的電路設計技術來構建 SRAM，將功耗降低到約 0.5 瓦。

「事實證明，雖然有些團體超出了他們的預算，但有些團體並不需要那麼多，儘管我故意低估了一些嚇唬他們，這樣他們的功耗就不會超出太多」Fu說。實際芯片的數據表聲稱功耗為 3 瓦。

一條指令，一個時鐘

為了達到他們的性能目標，設計者在一個時鐘周期內執行每條指令——這需要相當多的創新。對於 RISC 處理器來說，每條指令使用略少於兩個周期是很常見的，因此 N10 團隊每周期一條指令的目標似乎是可以實現的，但這樣的速率對於芯片的許多其他功能來說並不常見。必須開發新算法以在流水線模式下在一個周期內處理浮點加法和乘法。浮點算法是英特爾正在申請專利的大約 20 項芯片創新之一。

浮點除法需要 20 到 40 個周期，設計人員很早就發現他們在芯片上沒有足夠的空間來容納這種不頻繁操作所需的特殊電路。浮點加法器和乘法器單元的設計者使四捨五入的邏輯符合 IEEE 標準，這會降低性能。（例如，Cray Research 公司的計算機拒絕這些標準以提高性能。）雖然一些 N10 工程師想要更高的性能，但他們發現客戶更喜歡一致性。

他們確實找到了一種方法來製作工程師和科學家要求的快速 3D 圖形。設計人員能夠通過在浮點硬件上搭載少量額外電路來添加此功能，芯片尺寸僅增加 3%，但處理圖形計算的速度提高了 10 倍，達到每秒1600萬個16位圖片元素。

對於 RISC 處理器，在一個時鐘周期內從高速緩存存儲器執行加載通常需要一個額外的寄存器寫入端口，以防止加載信息與算術邏輯單元返回的結果之間的干擾。N10 團隊想出了一種方法，可以在一個周期內為兩條信息使用相同的端口，從而在不損失速度的情況下節省了電路。快速訪問指令和數據是 RISC 處理器的關鍵：因為指令很簡單，所以可能需要更多指令。設計人員開發了新的電路設計技術，允許通過功耗僅為 2.5 瓦的超大總線對大型高速緩存存儲器進行單周期訪問。

「現有的 SRAM 部件可以在相當長的時間內訪問數據，但它們會消耗大量電力，」Kohn 說。

消除令人毛骨悚然的「不着急」

數百萬個晶體管意味着 2年半的大部分開發時間都花在了電路設計上。研究芯片不同部分的八個小組要求仔細管理，以確保每個部分在組裝後與所有其他部分無縫協作。

首先，有 N10 的設計理念：消除緩慢的做事風格。「不着急的作風已經「殺死」了許多芯片，」該團隊的電路設計經理 Roland Albers說，電路設計師應該避免重複工作。如果一個典型的周期是 20 納秒，並且一個成熟的技術導致一個需要 15 納秒的路徑，工程師應該接受這一點並繼續下一個電路。

路徑時序記錄在初始項目規範中，並在電路的實際設計開始後，在 Albers 召集的每周會議上進行更新。

Albers說。「我們只將它推到必須推的地方。這帶來了一個可製造且可靠的部件，而不是用於一大堆新電路的測試芯片。」

除了提高可靠性之外，對「不着急」的禁令加快了整個過程。

為了確保芯片不同模塊的電路能夠乾淨地嚙合，Albers 和他的電路設計師編寫了一本涵蓋他們工作的手冊。他與英特爾 CAD 部門的工程師一起開發了一個基於圖形的電路仿真環境，工程師在該環境中以圖形方式而非字母數字方式輸入包括器件寄生電容和互連在內的仿真原理圖，然後在工作站上將輸出作為圖形波形進行檢查。

在每周例會上，每位完成設計的工程師都會展示他的成果。其他人將確保它不會冒不必要的風險，遵守既定的方法，它的信號將與芯片的其他部分集成。

英特爾有工具可以直接從應用了模擬芯片邏輯的高級語言中生成布局設計。這些工具可以節省時間並消除設計人員引入的錯誤，但往往不會生成非常緊湊的電路。與手工電路設計相比，英特爾自己的工具將密度降低了大約一半，速度降低了三分之一。英特爾的工程師說，商用工具的性能更差。

決定何時何地使用這些工具非常簡單：操作數據的浮點邏輯和 RISC 內核的那些部分必須手動設計，緩存也是如此，因為它們涉及大量重複。一些單元重複數百甚至數千次（SRAM 單元重複 100000 次），因此通過手工封裝電路獲得的空間遠遠超過兩倍。然而，在控制邏輯很少或沒有重複的情況下，節省時間就更好了，特別是因為電路的自動生成允許在最後一刻更改以糾正芯片的操作。

該芯片超過一百萬個晶體管中約有 40000 個是自動布局的，而大約 10000 個是手動生成並複製以生產剩餘的 980000 個。「如果我們不得不手動完成這 40000 次測試，時間會延長几個月並引入更多錯誤，因此我們可能無法對第一個硅片進行採樣，」該公司的一名工程師 Robert G. Willoner 說。

這些布局生成工具以前曾在英特爾使用過，團隊相信它們會起作用，但他們不太確定自動設計的電路會占用多少空間。

Albers說：「這比我們想象的要多一點，所以產生了一些問題，所以我們不得不稍微增加芯片尺寸。」

未經授權的使用工具

即使採用自動化布局（控制邏輯的一部分，即總線控制器）也是跟不上一開始的計劃的。由於擔心控制器會成為整個設計的瓶頸，該團隊嘗試了幾種新技術。RISC 處理器通常設計為與快速 SRAM 系統接口，該系統充當外部緩存並依次與 DRAM 主存儲器接口。然而，這裡的計劃是讓用戶可以繞過 SRAM 並將處理器直接連接到 DRAM，這將允許將芯片設計成低成本系統以及處理非常大的數據結構。

出於這個原因，在從 DRAM 取回第一個數據之前，總線可以傳輸多達三個周期，並且數據有時間通過慢速 DRAM 內存而不占用處理器。總線還必須使用靜態列模式，這是最新 DRAM 的一項功能，允許順序地址訪問內存中的同一頁，通過單獨的引腳告訴系統該位與前一個位位於同一頁上。

這兩個特性都帶來了意想不到的設計複雜性，首先是因為控制邏輯必須跟蹤未完成總線周期的各種組合。雖然芯片的其餘部分已經在布局，但總線設計人員仍在為邏輯仿真而苦苦掙扎。甚至沒有時間進行手動電路設計，然後是自動布局，然後是根據布局檢查設計。

一位設計師從英特爾 CAD 部門的一位朋友那裡聽說了一種工具，該工具可以從邏輯仿真級別進行設計，優化電路設計，並生成優化的布局。該工具消除了電路原理圖以及檢查原理圖錯誤所花費的時間。然而，它仍處於開發階段，儘管 486 團隊（他們比 N10 團隊在截止日期前還有幾個月的時間）正在測試和調試它，但它還沒有被認為可以使用。

N10 設計師通過內部計算機網絡訪問 CAD 部門的主機並複製程序。它成功了，總線控制瓶頸得到了解決。

CAD 經理 Nave 謹慎地說：「那個階段的工具肯定有問題。使用它的具體工程師有能力自己克服大部分問題，所以它沒有任何負面影響。在 N10 的工作下，它可能運作良好，但我們不能將其視為一種普遍做法。」

可測試性設計

N10 的設計者從一開始就關心如何測試具有一百萬個晶體管的芯片。為了確保芯片能夠得到充分的測試，在 1987 年初，大約在項目進行到一半時，一名產品工程師被調到了N10 團隊。起初，Beth Schultz 只是和其他人一起從事電路設計，熟悉芯片的功能。後來，她編寫了診斷程序，現在，回到產品工程部門，她正在監督 i860 轉移到英特爾的製造業務。

第一次測試芯片的嘗試證明了產品工程早期參與的重要性。在正常情況下，設計部門的小型測試儀（帶有個人計算機接口的邏輯分析儀）早在產品工程中的大型測試儀介入之前就已經在研究新芯片的電路。設計部門的測試人員依次調試產品工程運行的測試程序。這一次，由於一位產品工程師已經對芯片如此熟悉，她所在部門的測試人員比設計部門的測試人員先操作。

產品工程師在團隊中的出現也讓其他設計師更加意識到可測試性問題，而 i860 在幾個方面反映了這一點。邏輯設計人員在設置總線的引腳時序時諮詢了產品工程師，以確保它不會超出測試儀的能力。生產工程不斷提醒 N10 團隊需要將信號引腳的數量限制在 128 個：即使超過一個也需要花費數百萬美元購買新的測試儀。（i860 有 120 個信號引腳，以及 48 個用於電源和接地的引腳。）

該芯片的控制邏輯採用電平敏感掃描設計（LSSD）形成。這種可測試性設計技術由IBM首創，通過專用引腳發送信號以測試單個電路，而不是依賴指令序列。然而，LSSD 並未用於數據路徑電路，因為設計人員認為它會占用太多空間，並且會降低芯片速度。相反，少量的附加邏輯讓指令高速緩存的兩個 32 位段相互測試。邊界掃描功能讓系統設計人員無需運行指令即可檢查芯片的輸入和輸出連接。

i860的燒機測試需要設計團隊和可靠性工程師之間的大量協商。i860 通常使用 64 位指令，但是可靠性工程師希望達到儘可能少的連接：64 太多了。

Fu說：「最初，他們希望我們進行自我測試。所以我們說，15 或 20 怎麼樣？」

設計人員還與開發 1μm 製造工藝的團隊密切合作，該工藝最初用於 1988 年初出現的 80386 芯片的壓縮。通常，英特爾副總裁 Yu 說，設計和工程師「不會說同一種語言」。因此，將技術與架構如此緊密地聯繫在一起是獨一無二的。

英特爾希爾斯伯勒工廠的工藝開發工程經理 William Siu 說：「該工藝專為非常低的寄生電容而設計，可以構建具有高性能和低功耗的電路。我們必須與設計人員合作，向他們展示我們的局限性。」

工藝工程師對片上緩存的影響最大。設計師帕特爾說，「最初，我們不確定緩存有多大。我們認為我們無法放入我們想要的那麼大的緩存，但他們告訴我們這個過程足以做到這一點。」

時間問題

i860 最獨特的架構特性可能是它的片上並行性。指令高速緩存的兩個 32 位段同時發出兩條 32 位指令，一條到 RISC 內核，另一條到浮點部分。更進一步，某些浮點指令同時調用加法器和乘法器。結果是在一個時鐘周期內總共執行了三個操作。

該架構提高了芯片的速度，但由於它使時序複雜化，因此實現它存在問題。例如，如果兩個或三個並行操作請求相同的數據，則它們必須串行提供。在芯片設計中發現的許多錯誤都涉及這種同步。

當需要的數據暫時無法獲取時，將單元凍結的邏輯是最大的時間問題之一。最初，設計人員認為這種情況不會經常出現，但片上並行性導致這種情況的發生頻率比預期的要高。

凍結邏輯不斷增長，直到帕特爾說，「它變得如此笨拙，我們決定坐下來重新設計整個凍結邏輯。」這不是一個微不足道的決定，該芯片已經完成了其設計計劃的一半，而一次修訂需要四名工程師一個多月的時間。

即使在大型主機上運行，電路模擬也陷入了困境。工程師們會安排一個在周末運行，周一進來時發現它不完整。

隨着晶體管的數量接近 100 萬個大關，曾經有很大幫助的 CAD 工具開始出現故障。英特爾已經在內部開發了 CAD 工具，相信自己的工具會與其工藝和設計技術更緊密地結合在一起，因此效率更高。但 N10 代表了英特爾迄今為止最大的微處理器 80386 的巨大進步，而且 CAD 系統從未應用於任何接近新芯片大小的項目。事實上，由於 i860 的並行性導致了大量可能的組合（已經測試了數千萬；總數是這個數字的很多倍），它的複雜性是驚人的。

而且由於等待出結果的時間太長，他們使用 CAD 工具來更改模擬程序。一種通過布局來定位短路的工具運行了幾天，然後就放棄了。「我們必須進入並更改該程序的算法，」威隆納說。

該團隊最初計劃繪製整個芯片布局以輔助調試，但發現全天候運行繪圖儀需要一個多星期的時間。他們放棄了，轉而在工作站上檢查芯片的各個區域。

現在運行所有這些工具的大型機開始猶豫了。工程師們開始將他們的鬧鐘設置為在夜間響起幾次，並通過他們家中的終端登錄系統，以重新啟動任何已經崩潰的計算機運行。

網表軟件徹底失敗，原理示意圖太大了

在將芯片設計移交給製造以進行第一次硅流片轉移之前，計算機會執行全芯片驗證，將原理圖與布局進行比較。為此，它需要一個網表，即原理圖的中間版本，採用字母數字形式。網表通常僅在流片前幾天創建，此時設計是最終的。但知道 486 團隊緊隨其後，並且很快就會要求，並且作為優先項目。接收製造部門的資源之後，N10 團隊提前兩個月進行了全芯片驗證試運行，但設計不完整。

網表軟件完全失效，原理圖太大了。「我們在這裡，接近流片，我們突然發現我們無法在網上列出這個東西，」Albers 說。「三天之內，我們的一位工程師想出了一個解決方法，但這讓我們有一段時間感到不安。」

芯片成型

8 月中旬之後，當芯片被移交給產品工程部門準備製造時，設計團隊所能做的就是等待、擔心並調整他們的測試程序，希望第一次芯片能夠證明足夠的功能來完全測試。六周後，當第一批晶圓到達時，它們已經足夠完善，可以進行測試，但還不足以進行封裝。通常，設計和產品工程團隊會等到晶圓通過生產過程後再進行測試，但這次不會。

設計工程師 Rajeev Bharadhwaj 星期一飛到俄勒岡州去取第一批熱下線的晶圓。到晚上 9 點 30 分，他回到了聖克拉拉，整個設計團隊以及產品工程師和營銷人員都在等待第一個測試序列的運行——頻率不超過 10 MHz，遠低於 33 MHz 的目標。這看起來像是一場災難，但在工程師們花了 20 分鐘緊張地遍歷芯片中的關鍵路徑以尋找瓶頸之後，人們注意到電源引腳沒有連接——芯片僅從時鐘信號中汲取能量及其 I/O 系統。一旦連接了電源引腳，芯片就可以輕鬆地以 40 MHz 運行。

到凌晨 3 點，已經通過芯片運行了大約 8000 個測試向量——產品工程師花了六個月的時間創建的向量。這足以讓團隊自信地說：「它有效！」

選擇i860 名稱是為了表明新芯片確實與 80486 有輕微的關係，因為這些芯片以相同的字節順序構造它們的數據並具有兼容的內存管理系統，它們可以在一個系統中協同工作並交換數據。

這個小芯片上市

英特爾預計，到當年第四季度，該芯片的批量供貨（33 MHz 版本為 750 美元，40 MHz 版本為 1037 美元），並且已經向客戶交付了樣品。（386 的外圍芯片可以與 i860 一起使用，並且已經上市。）因為 i860 具有與 386 相同的數據存儲結構，所以 386 的操作系統可以很容易地適應新產品。

英特爾宣布與AT&T Co、Olivetti 研究中心、Prime Computer和 Convergent Technologies、Tektronix NC和Kontron Elektronik GmbH計劃為該芯片製造調試器（邏輯分析儀）。

對於軟件開發人員，英特爾開發了基本工具包（匯編器、模擬器、調試器等）以及 Fortran 和 C 編譯器。此外，英特爾還擁有一個 Fortran 矢量化器，該工具可以自動將標準 Fortran 代碼重組為矢量進程，該技術採用以前僅適用於超級計算機的技術。

IBM 計劃將 i860 用作 PS/2 系列個人計算機的加速器，從而將它們提升到接近超級計算機的性能。Kontron、SPEA Software AG 和 Number Nine Computer 將在個人電腦顯卡中使用 i860。微軟公司已認可該架構，但尚未公布產品。

小型機供應商對該芯片感到興奮，因為整數性能遠高於項目開始時的預期。

「我們今天在微處理器上擁有 Dhrystone 記錄」——40 MHz 時為 85000，Kohn 說。（Dhrystone 是代表平均整數程序的綜合基準，用於測量微處理器或計算機系統的整數性能。）Olivetti 是一家將在小型計算機中使用 N10 的公司，PCS Computer Systems 也是如此。

Megatek是第一家宣布計劃在市場上製造基於 i860 的工作站的公司，該芯片將與其他 RISC 微處理器競爭，例如 Sun 的 SPARC、摩托羅拉的 88000、Integraph Corp. 的 Clipper 和 MIPS Computer 的 R3000系統公司

英特爾認為其芯片已經超越了當前的 32 位微處理器。該公司的工程師認為 i860 有另一個優勢：浮點芯片、圖形芯片和緩存必須添加到其他微處理器才能構建完整的系統，而 i860 是完全集成的，因此消除了通信開銷。然而，一些批評者認為這是一個缺點，因為它限制了系統設計人員的選擇。這一特性能否超越其他芯片在市場上的領先地位還有待觀察。

i860 團隊希望其他微處理器製造商能夠效仿他們自己的 64 位產品，除了集成到單個芯片上的 RISC 整數處理之外，還具有其他功能。然而，作為新一代 RISC 的領導者，英特爾希望 i860 能夠為工作站設定標準，就像 8086 為個人計算機所做的那樣。