
來源:內容由半導體行業觀察(ID:icbank)編譯自hpcwire,謝謝。 AMD 剛剛完成對 FPGA 供應商Xilinx(2022 年 2 月)和 DPU 供應商Pensando (2022 年 5 月)的收購,日前在Hot Chips上,他們預覽了它所謂的 400 Gig Adaptive smartNIC SOC 。在日益擁擠和模糊的 smartNIC/DPU 領域,它是另一個競爭者,區分兩者並不總是那麼容易。 從 Xilinx 加入 AMD 的 Jaideep Dastidar 提出的這些設備類型的動機與近年來Nvidia、Intel 和其他公司的演示非常相似。主機 CPU 忙於處理家務(網絡、存儲、安全任務)。由於性能和帶寬需求的增加、資源的分解以及軟件定義一切的興起,這使情況變得複雜。 Dastidar 說:「轉向 smartNIC 和 DPU 的原因是始於行業向軟件定義網絡的發展,它迅速擴展到軟件定義的存儲,在你知道之前,你已經擁有了軟件定義的一切. 同時,速度和饋送的無情發展仍在繼續,網絡帶寬迅速增加了 25、50、100、200 gig。虛擬化水平也擴大了,你擁有虛擬機,個位數 (VM) 已經上升到 10 位,並且通過容器化,你正在處理 1000 多個虛擬實體。」 「所有這些都導致了 CPU 負擔過重的情況。因此,CPU 不是運行多租戶應用程序,而是被運行數據中心基礎設施所吸收。因此,smartNIC 和 DPU 提供了幫助,因為它們有助於從主機 CPU 卸載這些工作負載,然後主機 CPU 可以重新專注於多租戶雲應用程序。」Dastidar接着說。 到目前為止,這是一個熟悉的信息。觀察市場如何演變將會很有趣。AMD 正在將其 smartNIC 推廣為一種靈活高效的 SOC,它在適當的情況下利用固定邏輯 ASIC 技術、在適當情況下利用更靈活的可編程邏輯 (FPGA) 和嵌入式處理器內核。當然,AMD 將自己定位為所有三種技術(ASIC、FPGA 和 CPU/內核)的強大供應商。 與其他公司一樣,AMD 也在其系統中加入了先進的安全管理。用例可能非常多樣,涵蓋網絡管理、存儲管理和安全性。對 CXL 2.0 的支持值得注意。 「CXL 絕對是一項新興技術。在第二類設備中,您可以緩存主機內存,也可以擁有加速的設備附加內存。現在,通過可編程邏輯,我們只是想提供靈活性,以便您可以將 smartNIC 作為傳統的 PCIe 端點連接,但您也可以探索用例。從 CXL 的角度來看,您需要大量的生態系統支持,因此我們只是在創建能力——創建基礎技術——以便人們可以去探索可能作為第二類 CXL 運行得更好的不同用例設備,」Dastidar說。 Dastidar 提供了 AMD 設計思維之旅:「我們決定採用傳統的硬件-軟件協同設計範式,並將其擴展到硬件-軟件-可編程邏輯協同設計。您在右圖(上圖)中看到的內容,在頂部,我們將 ASIC 邏輯應用在它最擅長的地方:加密卸載、DMA 卸載,甚至是完整的網絡數據平面卸載。然後,當您按順時針方向前進時,我們添加了 ASIC 到可編程邏輯適配器,您開始希望在其中進行分層,例如custom header extensions。繼續順時針方向,您還可以在可編程邏輯中完全熱添加或刪除新的加速器功能。然後,如果您想一直傾斜天平,我們還希望能夠讓 SOC 執行完整的自定義數據平面卸載。 「繼續順時針方向。當您有需要與嵌入式處理子系統交互的可編程邏輯代理時,我們有軟件到可編程邏輯適配器接口,這樣您就可以創建與嵌入式處理器子系統交互的一致 IO 代理。現在,嵌入式處理子系統的尺寸已被確定為運行網絡控制平面。如果您注意到,這是我們第一次提到控制平面。與此同時,數據平面正在被完全執行,無論是在 ASIC 邏輯還是可編程邏輯或兩者的組合中,」他說。 在遙測功能( telemetry functionality)方面,Dastidar 表示,雖然遙測數據是 SOC 範圍的,但嵌入式處理子系統是「收集所有遙測數據、合成數據、然後將其上傳到雲管理平面(如果他們選擇)的最佳位置。」 SOC將採用台積電的7nm工藝製造,由功能塊組成。雖然 Dastidar 提供了大量有關功能和支持的特性的材料,但他很少提及所需的編程工具是什麼。 如上圖所示,AMD 已將這些設計理念映射到自適應 SOC 內的特定子系統中。主機子系統包含主機連接和主機域加速。包含網絡連接和網絡域加速的網絡子系統。處理子系統包含所有嵌入式處理核心。 Dastidar 說:「雖然這裡以視覺方式顯示,但我希望您將可編程邏輯元件和內存子系統視為具有芯片普遍連接和訪問的芯片普遍資源。片上可編程網絡進一步增強了這種連接性,[它]允許子系統到子系統的數據移動,並且任何子系統都可以根據架構選擇訪問公共內存位置。」 Dastidar 還遍歷了每個子系統。這是他對主機子系統的描述的片段。 「主機連接可以是單個主機 PCIe Gen 5 x16 連接到 smartNIC。或者,它可以一直連接到 smartNIC 的四主機 4x Gen 5 x4 連接。此外,控制器支持 CXL 2.0,它們可以支持第一類、第二類或第三類 CXL 設備。現在,正如我之前提到的,PCIe 控制器已升級到最新的 PCIe ECN 安全標準。例如,PCIe CMA(組件測量和身份驗證)、PCIe DOE(設備對象交換)、PCIe IDE(完整性和數據加密)和控制器還支持 TDISP,它允許受信任的 VM 以機密計算方式與端點通信, 」達Dastidar說。 「中間的塊是可組合的 DMA 引擎。這是一個分層的數據移動器。雖然它可以繼續進行主機到卡 [和] 卡到主機數據移動的傳統卸載,它還可以促進子系統到子系統的數據移動,並且它可以引導主機到卡的數據數據傳輸到特定子系統,無論是網絡子系統、可編程邏輯還是處理子系統。」 顯示其他三個子系統的幻燈片包含在文章的末尾。 還有很多東西需要消化和解包。Dastidar 沒有透露該產品何時推出。值得注意的是,新的 smartNIC 基於 Xilinx 的 Versal ACAP(自適應計算加速平台)smartNIC 架構。在問答期間,Dastidar 對有關區分 AMD 的新 smartNIC 與 Pensando DPU 和 Xilinx 的 Versal smartNIC 的問題的回答有點模糊。 「[我們發現] Xilinx smartNIC 技術和 Pensando DPU 技術的結合非常相得益彰。數據中心的不同客戶有不同的參與模式。現在 AMD 提供的這種廣泛的產品組合讓客戶可以選擇參與其中的任何一種模式。您知道數據中心中的部署不是同質的。在某些情況下,客戶可能會發現基於自適應 SOC 的智能網卡對數據中心中的某個節點特別有吸引力,而 Pensando 的基於 DPU 的智能網卡也非常有吸引力。我們注意到的一個常見元素是對客戶易用性的高度關注。從文化的角度來看,在客戶如何與這個 SOC 以及 Pensando 交互方面,無論是從自適應 SOC 來看,兩者都非常接近。有很多投資。 AMD 與 Xilinx 和 Pensando 的合併仍處於早期階段,產品線整合和協調尚未解決也許不足為奇。smartNIC/DPU 市場正迅速變得更加擁擠,這值得關注。
★ 點擊文末【閱讀原文】,可查看本文原文鏈接!
*免責聲明:本文由作者原創。文章內容系作者個人觀點,半導體行業觀察轉載僅為了傳達一種不同的觀點,不代表半導體行業觀察對該觀點讚同或支持,如果有任何異議,歡迎聯繫半導體行業觀察。
今天是《半導體行業觀察》為您分享的第3141內容,歡迎關注。
推薦閱讀
★EUV光刻,最終勝出!
★成就台積電霸主地位的六個人
★一種極具創新的AI芯片
半導體行業觀察

『半導體第一垂直媒體』
實時 專業 原創 深度
識別二維碼,回復下方關鍵詞,閱讀更多
晶圓|集成電路|設備|汽車芯片|存儲|台積電|AI|封裝
回復 投稿,看《如何成為「半導體行業觀察」的一員 》
回復 搜索,還能輕鬆找到其他你感興趣的文章!

