公眾號改了規則，推送不按時間順序，若不想錯過文章，請設置「星標」，順手點下「再看」，下次更新優先推送消息；歡迎點讚、在看；
內容來源於網絡，若不便發表，請聯繫後台刪除；文章僅用於研究參考，不構成任何投資建議，投資有風險，入市需謹慎。
價投百寶箱是價值百寶箱親友團後花園，特別情況備用號，信息內容互補，歡迎過來聊聊
公司現在chiplet研發進展怎麼樣？
已經有能力做chiplet相關的堆疊封裝產品。chiplet封裝是2.5D、3D封裝技術。現在很多量產的是2.5D封裝技術，主要是DPU、CPU、XPU。國外主要是
AMD，國內主要是中科海光、中科曙光、阿里、華為。後面發展比較迅速的是 3D堆疊，可以實現異質（包括製程不同）多層堆疊。目前3D封裝成熟量產的就是HBN，就是相同的DRAM進行上下堆疊，100多層，國際做到200多層。AMD CPU封裝是2.5D封裝技術，蘋果M1是2.5D封裝。最下面是一塊IC載板，往上是硅轉接板，再往上可以放兩顆SOC或GPU，三層結構2.5D。
3D發展很慢，只有存儲產品，而且是同質上下堆疊。以前不能實現不同種類、不同工藝產品的堆疊，因為接口是不一樣的，所以串起來也不能導通。今年很多大型公司在一起統一了芯片互聯互通的標準，之後會有更多的半導體公司加入進來。有了這個標準化協議之後，芯片可以直接實現互聯，這個就是chiplet這個概念。
確定互聯協議後原有IP是不是都要改
原有IP要改，但是改動比較小，後續產品會根據協議標準去改堆疊之後能不能把性能做上去
華為是大陸封測領域第一次做手機SOC的堆疊，只有他一家有這個構思。要2個
14nm達到10nm的性能，5個14nm數量才能接近7nm。然後兩個放到一起之後實際性能比不上真正更先進支持的，一個是傳輸速率，一個是散熱，性能會有損失。
華為項目
華為項目現在公司在做，而且是小批量生產的狀態。一個是通富微電，一個長電科技（紹興），兩個封測廠在做這個項目。
第一個項目是14nm+14nm 3D封裝，做到10nm。實際上因為是堆疊的，所以尺寸、功耗、發熱都有一些問題，所以最可能應用的是PC端。最有希望的是基站，然後是PC。解決了功耗和發熱之後才會在手機上。目前基本能達到10nm製程的70%-80%。這個項目目前暫時在這邊不怎麼推進了，後續推進會放在華為自己做的封測廠里。
第二個項目是2.5D DPU、服務器CPU。兩個SOC一左一右，周圍一圈是其他
IC，下面是硅轉接板、IC載板。華為自己搞了一套轉接的東西，可以實現接口互
通。價值量
2顆14nm SOC封裝價值量是1顆10nm的2倍，堆疊很費事費工費錢。
華為給通富，8000-1萬片每個月。20億人民幣一年，毛利率50%以上。明年下半年開始有量產，年底大批量出來。
長電和公司差不多。設備採購
主要用的是電鍍設備，來自盛美。1萬片/12寸每月 需要3台，每台千萬人民幣。
固晶機/切片機，一部分用新益昌（不用光力科技），一萬片對應10台，單台價值50萬人民幣。
明年上半年採購，3-8億。電鍍1.2億（盛美），CMP 1台國產 300萬（華海清科），切片 3台國產 150萬（新益昌），測試機 華為指定買長川的 1-2台，1台
200萬。
SIP區別
系統和系統之間
現在AMD chiplet在封測上的安排，台積電做完給到公司是什麼原材料，互聯互通和散熱分別在哪家做？
AMD互聯互通是台積電做的interposer；散熱是在公司這邊做的。
台積電負責做interposer，類似於一顆沒有功能的晶圓，內部做很多的線路
PSV（硅通孔）連接技術，不在表面做東西，就是類似硅的基板。給到公司的是一片SOC晶圓、第二片晶圓是interposer、第三片存儲晶圓、第四片是IO這些總線接口的晶圓、其他還有很多。公司拿到晶圓後都是晶圓級封裝，封測完之後切割、重組。
不同芯片之間都是不能互聯互通，所有都要用interposer連接。比如interposer晶圓可能左上角密集部分用來切給CPU互聯、右上角稀疏給一些IO接口這些，都是按照規格數量區分好的。
EDA在資源庫里給清楚信息填全就可以，自動設計出相應的interposer。連接用的材料
芯片和interposer之間互聯需要一些連接方式。chiplet互聯會用先進連接方 式，不用老式的打線，最早用上下垂直互聯（錫球），現在用的是bumping工
藝（小的半球形狀的錫球），和micro bump。後面用PSV銅柱對接，通過銅跟銅之間共價鍵的連接（電鍍設備）。
測試次數變化
2.5D封裝需要2次測試，以前是7nm晶圓直接晶圓級封裝，直接整個晶圓片測試，這是第一次。打磨、切割、劃片，切到相應interposer最終產品是2.5D結構再進行測試，共2次測試.
3D封裝在2次測試中間插入了一次垂直堆疊後的測試，也就是測試數量多一次。只是final test 時間變長。
所以採用晶圓級封裝的芯片，測試機數量基本不會變多，不是晶圓級封裝的測試機數量會增加。華為給的訂單都是晶圓級封裝的。
華為封裝廠安排
2.5D在通富做，現在資本支出是3D會在他們自己封測廠出。
3D已經接過去了，未來在自己封測廠做。
現在有沒有看過國內除了華為以外的公司在chiplet這塊有進展？只有華為做手機SOC 3D堆疊的項目。
現在車規級CIS芯片封裝是不是可以做？晶方科技和韋爾他們合作進展？通富技術可行，但是看不上。而且現在CIS封裝已經不怎麼缺了。
索尼大部分是COB封裝（打線），技術門檻在於控制particle，打線容易把晶圓弄傷。晶方是晶圓級封裝，只能做低像素，而且晶圓級封裝可靠性比打線差。韋爾給他的車規是艙內CIS封裝。
-----------------------------------------------------------------------------
讀完順手點下「在看」，下次更新優先推送消息；歡迎點讚、在看；更多紀要：及時分享市場、行業及公司動態，包括投資策略、行業數據庫、專家調研、公司紀要；信息超越99%的投資者；投資資料包括紀要音頻會議、pdf及word紀要、行業及公司數據庫、事件點評等；為您節省時間，提高效率，獲取高質量的投研信息；有數萬份一手紀要信息，可作為投資數據庫使用。
歡迎點讚、在看；更多紀要：請加微信：value116688
留言列表