來源：內容由半導體行業觀察（ID：icbank）編譯自theregister，謝謝。
據theregister報道，Compute Express Link (CXL) 有可能從根本上改變系統和數據中心的構建和運營方式。經過 190 多家公司的多年聯合開發，我，這個開放標準幾乎已準備好迎接黃金時間。對於那些不熟悉的人，CXL 定義了一個通用的、緩存一致的接口，用於連接 CPU、內存、加速器和其他外圍設備。CXL 董事長兼英特爾技術計劃總監 Jim Pappas 告訴The Register，它對數據中心的影響是廣泛的。因此，第一批 CXL 兼容系統預計將在今年晚些時候與英特爾的 Sapphire Rapids Xeon Scalables 和 AMD 的 Genoa 第四代 Epycs 一起推出，我們詢問 Pappas 他預計 CXL 將如何在短期內改變行業。根據 Pappas 的說法，CXL 的首批實現之一可能涉及系統內存。他解釋說，到目前為止，只有兩種方法可以將更多內存附加到加速器上。要麼添加更多 DDR 內存通道以支持更多模塊，要麼必須將其直接集成到加速器或 CPU 封裝中。「你不能將內存放在 PCIe 總線上，」但使用 CXL，你可以，Pappas 說。「CXL 是為加速器設計的，但它也被設計為具有內存接口。我們從一開始就知道這可以用作內存的不同端口。」無需使用更多或更大的內存模塊填充系統，而是可以通過使用 PCIe 和 CXL 通用接口的卡安裝額外的內存。並且由於 CXL 2.0 規範中引入的簡單交換系統，包括內存在內的資源可以被多個系統同時池化和訪問。重要的是要注意，在這種配置中，只有資源本身而不是內存的內容在主機之間共享，Pappas 強調。「每個內存區域最多屬於一個相干域。我們不是要共享內存；這變得更加複雜。」另一個用例涉及分層內存架構，其中系統利用封裝上的高帶寬內存、直接連接到 CPU 的相當大的快速 DDR5 內存池，以及通過 CXL 模塊連接的更大的慢速內存池。根據 Pappas 的說法，內存池和分層內存對數據中心和雲運營商有影響。「雲客戶面臨的最大問題是他們的第一大支出是內存。他們大約 50 美分的設備支出用於內存，」他說。通過池化這些內存，Pappas 認為運營商可以通過減少閒置的內存量來實現巨大的成本節約。Pappas 說，由於池化或分層內存的行為與連接到 CPU 的系統內存沒有任何不同，因此無需修改應用程序即可利用這些技術。如果應用程序「要求更多內存，那麼現在基本上是無限供應」。這項技術也不是理論上的。內存池和分層內存是 CXL 初創公司 Tanzanite Silicon Solutions 正在研究的幾項技術之一，在本月早些時候，他們也被 Marvell Technologies 收購正式收購。Marvell 認為，該技術將證明對實現真正可組合的基礎設施至關重要，而到目前為止，這些基礎設施在很大程度上僅限於計算和存儲。Pappas 還希望 CXL 通過在 CPU、AI 加速器和/或 GPU 之間建立比目前通過 PCIe 實現的更密切的關係，從而使 AI/ML 工作負載受益。在基本層面上，CPU 與外圍設備（如 GPU）交互的方式是通過 PCIe 總線來回發送加載/存儲指令。CXL 消除了這個瓶頸，使指令能夠在加速器和主機之間進行流式傳輸。「這與雙處理器系統中發生的情況非常相似，其中高速緩存在處理器之間保持一致。我們正在將其擴展到加速器，」Pappas 說。將這種緩存一致性擴展到 CPU 以外的加速器絕非易事或新想法。他告訴我們，英特爾和其他公司過去曾嘗試過為加速器開發標準化互連，但都失敗了。部分問題是與這些互連相關的複雜性在組件之間共享，這使得將它們擴展到第三方非常困難。「當我們在英特爾嘗試這樣做時，它非常複雜，幾乎沒有人，基本上沒有人能夠真正讓它發揮作用，」Pappas 透露。他認為，對於 CXL，基本上所有的複雜性都包含在主機 CPU 中。這種不對稱的複雜性並非沒有權衡，但 Pappas 認為它們非常值得。這些以應用程序親和性的形式出現，特別是哪個加速器獲得對緩存或內存的優先訪問權，哪個必須扮演次要角色。Pappas 聲稱，這在一定程度上得到了緩解，因為客戶通常會知道加速器將訪問哪些內存區域與主機訪問的內存區域。用戶將能夠通過在 BIOS 中設置偏差來適應。CXL 標準還沒有完成。CXL 聯盟預計將在今年晚些時候發布 3.0 規範。該更新包括從每秒 32 千兆傳輸到 64 的提升，符合計劃向 PCIe 6.0 的遷移，以及對許多新的內存使用模型的支持，Pappas 表示。該規範還介紹了一種以非對稱方式實施 CXL 互連技術的途徑。此功能將允許 GPU 或 NIC 等設備直接與其他 CXL 設備交互，從而完全消除 CPU 作為瓶頸。「這將非常重要，因為您可以獲得多個需要持續運行的加速器，」他說。CXL 網絡結構將是將技術擴展到機架級別之外的關鍵。並且有理由相信這可能會出現在 Z 世代之後的 3.0 版本中——不要與世紀之交之後出生的一代人混淆——去年底將其相干記憶結構資產捐贈給 CXL 聯盟。儘管 CXL 對於數據中心的未來可能令人興奮，但不要指望它會在一夜之間取得成功。該技術還處於起步階段，預計將在今年晚些時候推出第一代兼容系統。Pappas 預計配備 CXL 的系統將分階段推出，分層內存和內存池可能是第一個主流用例。「明年，第一輪系統將主要用於概念驗證，」他說。「說實話，沒有人會採用從未嘗試過的新技術。」在概念驗證之後，Pappas 預計在該技術最終開始在生產環境中出現之前，至少還要進行一年的實驗性部署。★ 點擊文末【閱讀原文】，可查看本文原文鏈接！
*免責聲明：本文由作者原創。文章內容系作者個人觀點，半導體行業觀察轉載僅為了傳達一種不同的觀點，不代表半導體行業觀察對該觀點讚同或支持，如果有任何異議，歡迎聯繫半導體行業觀察。
今天是《半導體行業觀察》為您分享的第3043內容，歡迎關注。
★芯片「暴利」江湖
★汽車芯片，缺到什麼時候？
★越來越熱的CXL
『半導體第一垂直媒體』
實時 專業 原創 深度
識別二維碼，回復下方關鍵詞，閱讀更多
晶圓｜集成電路｜設備｜汽車芯片｜存儲｜台積電｜AI｜封裝
回復 投稿，看《如何成為「半導體行業觀察」的一員 》
回復 搜索，還能輕鬆找到其他你感興趣的文章！
留言列表